AMD Spartan™ UltraScale+ ™ アーキテクチャ: UltraRAM リソース

2025.2


AMD
together we advance_

目標

このモジュールを修了すると、次のことができるようになります。

目的 01

AMD Spartan™ UltraScale+ ™ デバイスの UltraRAM の機能* とアーキテクチャについて説明する



このモジュールで説明する一部の機能は、将来のリリースでツールでサポートされる予定です

© © 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

ウルトラRAM

UltraRAM を選ぶ理由


処理のためにチップに届くデータが増えています

- 最大の Virtex™ UltraScale+ ™ デバイスには次の特長があります。
  - 32.75 Gb/s 対応の 128 GTY
  - 最大 891 MHz で動作する 11,904 個の DSP スライス
- 8.4 Tb/s のシリアル データ帯域幅と 21 TMAC/s の DSP に相当

バッファリング要件を満たすためにブロック RAM をスケーリングするのは非効率的です

バッファリング要件を満たす軽量で大容量のメモリ ブロックが必要

- Spartan™ UltraScale+ デバイスに搭載された UltraRAM は、これを解決するためのソリューションを提供します



UltraRAM の機能

UltraRAM ブロック図


© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ウルトラRAM

UltraRAM を選ぶ理由

UltraRAM の機能

- Spartan™ UltraScale+ ™ デバイスのオンチップ メモリ
- 288 Kb メモリ ブロックの列
- 奥行き 4 Kb、幅 72 へ構成可能
- シングル クロックのデュアル ポート
- オプションの出力レジスタ
- 64 ビット ECC (ハミング コード、72 ビットすべてを使用、SECDED)
- より深いバッファー用の内蔵ハード カスケード (データ、アドレス、制御)
- グローバル アドレス デコード ロジック
- スタティックおよびダイナミック パワー ゲーティング



UltraRAM ブロック図

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ウルトラRAM

UltraRAM を選ぶ理由

UltraRAM の機能

UltraRAM ブロック図

UltraRAM は、Spartan™ UltraScale+ ™ デバイスで利用可能なシングル クロック、2ポート、同期メモリです


16個の UltraRAM ブロック/クロック領域、カラムあたり

すべての 4K x 72 ビットに対応する 2つのポート (A と B)

各ポートは、クロック サイクルごとに 1回の読み出しまたは書き込み操作が可能です

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

UltraRAM ブロック図




© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

UltraRAM カスケード

- カスケードはボトムアップの方向でのみ発生します
- UltraRAM には、カスケード接続するほとんどの入力と出力専用のルーティング リソースがあります
- カラムカスケードは一般的な相互接続を必要としない
- 列間のカスケード処理では、列の入口と終了時に最小限のロジック リソースで済みます

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


カスケード配線付き UltraRAM ブロック図



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

UltraRAM の構成

- シングルブロック:288Kb(1)
- クロック領域内の全ブロック: 4.5 Mb (2)
- 列内のすべてのブロック: (3)
  - 18-22.5 Mb Virtex™ UltraScale+ ™ デバイス
  - 36 Mb Kintex™ UltraScale+/Zynq™ UltraScale+ デバイス
- SLRの全ブロック: 90-108 Mb [Virtex UltraScale+ デバイスのみ] (4)
- 複数の部分列: 可変 [Virtex UltraScale+ デバイスのみ] (5)



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ブロック RAM と UltraRAM の比較

Feature	Block RAM	UltraRAM
Density per Block	36K/18K	288K
Port Widths	Asymmetric port widths x1, x2, x4, x9, x18, x36, x72	x72
Modes	SDP and TDP	Two ports, Each can independently read or write
Clocking	Two asynchronous clocks	One synchronous clock
ECC	Yes	Yes
Built-in FIFO	Yes	No
Low Power Modes	Yes	Yes
Initialization	Yes	Zero Only
Cascade	Cascade output only, Cascade within a single clock region	Cascade both input and output (with global address decoding), Cascade across clock regions in a column
Read Capability	Three user-definable modes, read_first, write_first, no_change	Fixed read behavior

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設計ガイダンス

01

エンド デバイスに UltraRAM が搭載されている場合は、ブロック RAM と UltraRAM の両方に搭載されている機能を使用するコードを記述します

- ソフトウェアは、ターゲット デバイスで UltraRAM が利用可能な場合に使用します

02

144 Kb 以上のメモリには UltraRAM を搭載

- メモリが 4 つ以上のブロック RAM を使用する場合は、代わりに UltraRAM の使用を検討してください

03

UltraRAM の XPM サポート

- シンプルで軽量、インラインでカスタマイズ可能なメモリとFIFOソリューション (ユーザーは最上位のXPMライブラリを宣言するだけです)
- Vivado™ Design Suite が残りを自動化します


© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

UltraRAM と Vitis HLS の使用

AMD Vitis™ HLS と Vitis ソフトウェア プラットフォームを統合し、AMD アダプティブ SoC および FPGA 上でエンベデッド ソフトウェアを開発し、アプリケーションを高速化

ディレクティブエディターでUltraRAMを選択するには:

1. **ディレクティブをBIND_STORAGEとして選択**
2. **タイプをram_2pとして選択**
3. **implをuramに設定**



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q UltraRAM におけるエラー訂正コーディング (ECC) の目的は何ですか?

- クロック同期を強化するには
- メモリ アクセスを高速化するには
- データのエラーを検出して修正するには
- 電力効率を高める

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q UltraRAM カスケード処理で専用カスケード トラックを使用する主なメリットは何ですか。

- ○ より高いクロック周波数
- ○ 消費電力の削減
- ○ より高速なデータ伝送
- ○ 周囲のファブリックからのリソース消費がない

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ デバイス内の UltraRAM は、高密度データに対応するオンチップ メモリを提供

02 UltraRAM は高速通信におけるバッファリングのボトルネックを解消します

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Kintex、Spartan、UltraScale+、Virtex、Vitis、Vivado、Zynq およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© © 2026 Advanced Micro Devices, Inc.

AMD
together we advance_


AMD